计组笔记 07 微型计算机原理及接口基础
微型计算机由 CPU、主存与 I/O 设备通过系统总线连接,指令执行遵循取指、译码、执行与转移等基本流程,由 PC 与 IR 等寄存器协同完成控制。 系统性能由总线结构与时序机制决定,其中地址总线决定寻址空间,数据总线影响传输能力,而指令周期由多个机器周期与时钟周期构成。
计组笔记 07 微型计算机原理及接口基础
第7章 微型计算机原理及接口基础
1. 微机的基本框架
- 组成:CPU(运算器ALU+控制器CU+寄存器组)、主存、I/O 设备;三者靠系统总线连接。
- 指令:由操作码OP+地址码AD构成(地址码可0/1/2/多地址,决定操作数与结果的存放位置/寻址方式)。
2. 程序/指令的执行过程
- 取指:
PC→地址总线,给出“下一条指令地址”;存储器读出指令 → IR。 - 分析/译码:对 IR.OP 译码,判别指令类型;按需要形成有效地址EA。
- 取数:按 EA 从主存/I.O 取操作数(或从寄存器取)。
- 执行:ALU 完成运算或数据传送/比较/转移等,结果送回目的地。
- 转移:若为转移/调用类指令,则PC ← 目标地址;否则PC ← PC+1。
- 进入下一条,循环往复。
3. 关键寄存器与部件
- PC/IP(程序计数器):始终指向下一条待取指令的地址。
- IR(指令寄存器):暂存当前指令。
- ACC/AC(累加器):通用/专用工作寄存器,算术逻辑运算常以其为中心。
- 时序部件/时钟:提供统一节拍;时钟频率越高→时钟周期越短。
4. 微机总线(DB/AB/CB)
- 数据总线DB:双向,宽度=一次并行传送位数。
- 地址总线AB:单向,n根线可寻址 2ⁿ 个单元(字节编址默认1B/单元)。
- 控制总线CB:读/写、片选、中断请求/响应、就绪/等待等时序控制信号。
- 性能指标:宽度、工作频率、带宽≈(数据线位数/8)×频率(理想值)、负载能力、同步/异步方式等。
5. 时钟、机器周期与指令周期
- 时钟周期(T):最基本节拍。
- 机器周期:完成一次基本总线操作所需的若干个 T(如常见4T),可能插入等待TW以适配慢设备。
- 指令周期:完成一条指令所需的若干机器周期(包含取指周期+若干执行周期)。
- 空闲状态:CPU无外设请求且不进行总线操作的状态。
T → 机周(若干T) → 指周(若干机周);遇慢外设就“加TW”。
6. 例:用简单指令实现 a + b − c
LOAD 005 ; ACC ← M[5] (a)
ADD 006 ; ACC ← ACC + M[6] (b)
SUB 007 ; ACC ← ACC - M[7] (c)
STORE 008 ; M[8] ← ACC
HALT
- 过程:取指→译码→取a→与b相加→再减c→把结果存回指定单元。
- 命令式记忆:载入→加→减→存→停。
7. 易错
- PC语义:永远“指向下一条指令地址”;遇转移类由目标地址重装PC。
- OP+AD:0地址/1地址/2地址/3地址指令都可能出现(累加器体系常为1地址)。
- 总线位数与容量/吞吐:
n位地址总线 → 最大寻址 2ⁿ 个字节单元;m位数据总线 → 一次并行传送m位数据。
- 三类基本总线时序:取指、取数(读)、存数(写)。
- 指令/机器/时钟周期关系务必分清;频率↑ → 周期↓。
- 就绪/等待:外设慢→插 TW;若 ready 恒为低,CPU将持续等待。
- 累加器体系:算术逻辑多以 ACC 为中心(如 LOAD/ADD/SUB)。
- 判断题爱考:
- “指令周期=CPU从主存取出一条指令并执行完成的时间”正确
- “机器主频越高,整机速度一定越快”错误(受存储/总线/结构等制约)。
- “地址总线宽度决定存储容量上限,数据总线宽度影响一次传输量与理论带宽”正确。
8. 速记
- 三总线:AB定空间、DB定吞吐、CB定时序。
- 三周期:T→机周→指周,慢就插TW。
- 五步骤:取→译→取数→执行→转/续,PC管下一条,IR管这条。
- 容量口算:2ⁿ字节看AB,带宽粗估看 (DB/8)×频率。
本文由作者按照 CC BY-NC 4.0. 进行授权
...

Comments
评论区